大家好，如果您还对PCB设计中如何考虑EMC问题？不太了解，没有关系，今天就由本站为大家分享PCB设计中如何考虑EMC问题？的知识，包括PCB设计时，对于EMC有哪些需要注意的方面的问题都会给大家分析到，还望可以解决大家的问题，下面我们就开始吧！

如何从PCB层设计开始控制EMC问题

首先，EMI要从系统考虑，单凭PCB无法解决问题。叠层对EMI来说，主要是提供信号最短回流路径、减小耦合面积和抑制差模干扰。另外地层与电源层紧密耦合，适当比电源层外延，对抑制共模干扰有好处。PCBEMC设计布局布线经验1、整体布局1）高速、中速、低速电路要分开；2）强电流、高电压、强辐射元器件远离弱电流、低电压、敏感元器件；3）模拟、数字、电源、保护电路要分开；4）多层板设计，有单独的电源和地平面；5）对热敏感的元器件（含液态介质电容、晶振）尽量远离大功率元器件、散热器等热源。2、整体布线1）关键信号线走线避免跨分割；2）关键信号线走线避免“U”型或“O”型；3）关键信号线走线是否人为绕长；4）关键信号线是否距离边沿和接口400mil以上；5）相同功能的总线要并行走，中间不要夹叉其它信号；6）晶振下面是否走线；7）开关电源下面是否走线；8）接收和发送信号要分开走，不能互相夹叉。

PCB设计时，对于EMC有哪些需要注意的方面

这个问题是有很多方面的，包括电源，地，信号走线方方面面，今天卧龙会上尉Shonway给大家稍微讲一下吧。

层叠需要注意的

1，层叠设计时，每个信号层必须要有一个参考平面地。也就是说所有信号的投影都要在一个参考平面内。如果线布到参考平面之外，就会使信号回路面积增大，导至差模辐射增大。如下图1，就是布线的投影参考平面，左边的布线在投影参考平面之内，右边图布线在投影参考平面外了。

图1

2，八层板的层叠一般如下图所示，每一信号层都有一个地层作为投影参考层做为对应，电源与地之间也是相邻，以使电源电流回路最短。

图2

电源需要注意的问题

1，对于双面板，电源线与地线必须足够粗，不只是因为电流大需要画粗。电源，地线粗还能有效抑制信号之间的干扰。

2，电源层与地层最好提相邻的，这样能保证电源电流的回路面积。如下图3所示

图3

3，电源层最好比地平面内缩20H，这个H就是电源与地之间的介质厚度，这样能有效控制边缘辐射的产生。如下图4所示

图4

信号布线需要注意的问题

1，如果是高速信号，多层板最好把信号布在里层，这样即能抗外界的干扰，也能避免线路板对外界产生辐射。

2，一些关键信号，最好是布在两地平面之间，这样信号质量最好，即保证通畅的信号回流路径，又能保证关键信号不会被干扰。就是说参考平面最好是相邻两面都是地。

3，所有接口金属管脚不要空着，都要良好接地，对于高频，RF接口，空着的金属管脚就是一个天线，有辐射隐患！

大家有不明白的，在留言区评论，我们知道的都会给大家详细回答，评论区写不下的话，我们会专门再写一篇。觉得不错的话，也请大家关注，点赞，转发！

原创：卧龙会上尉Shonway

卧龙会，卧虎藏龙，IT高手汇聚!由多名经验丰富的IT工程师组成。欢迎关注，评论，转发。

pcb设计中需要注意哪些问题

布线拓朴对信号完整性的影响当信号在高速PCB板上沿传输线传输时可能会产生信号完整性问题。意法半导体的网友tongyang问：对于一组总线(地址，数据，命令)驱动多达4、5个设备(FLASH、SDRAM等)的情况，在PCB布线时，是总线依次到达各设备，如先连到SDRAM，再到FLASH……还是总线呈星型分布，即从某处分离，分别连到各设备。这两种方式在信号完整性上.对此，李宝龙指出，布线拓扑对信号完整性的影响，主要反映在各个节点上信号到达时刻不一致，反射信号同样到达某节点的时刻不一致，所以造成信号质量恶化。一般来讲，星型拓扑结构，可以通过控制同样长的几个分支，使信号传输和反射时延一致，达到比较好的信号质量。在使用拓扑之间，要考虑到信号拓扑节点情况、实际工作原理和布线难度。不同的Buffer，对于信号的反射影响也不一致，所以星型拓扑并不能很好解决上述数据地址总线连接到FLASH和SDRAM的时延，进而无法确保信号的质量;另一方面，高速的信号一般在DSP和SDRAM之间通信，FLASH加载时的速率并不高，所以在高速仿真时只要确保实际高速信号有效工作的节点处的波形，而无需关注FLASH处波形;星型拓扑比较菊花链等拓扑来讲，布线难度较大，尤其大量数据地址信号都采用星型拓扑时。焊盘对高速信号的影响在PCB中，从设计的角度来看一个过孔主要由两部分组成：中间的钻孔和钻孔周围的焊盘。有名为fulonm的工程师请教嘉宾焊盘对高速信号有何影响，对此，李宝龙表示：焊盘对高速信号有影响，其影响类似器件的封装对器件的影响。详细的分析，信号从IC内出来以后，经过邦定线、管脚、封装外壳、焊盘、焊锡到达传输线，这个过程中的所有关节都会影响信号的质量。但实际分析时，很难给出焊盘、焊锡加上管脚的具体参数。所以一般就用IBIS模型中的封装的参数将他们都概括了，当然这样的分析在较低的频率上可以接收，但对于更高频率信号更高精度仿真就不够精确。现在的一个趋势是用IBIS的V-I、V-T曲线描述Buffer特性，用SPICE模型描述封装参数。如何抑制电磁干扰PCB是产生电磁干扰(EMI)的源头，所以PCB设计直接关系到电子产品的电磁兼容性(EMC)。如果在高速PCB设计中对EMC/EMI予以重视，将有助缩短产品研发周期加快产品上市时间。因此，不少工程师在此次论坛中非常关注抑制电磁干扰的问题。例如，无锡祥生医学影像有限责任公司的舒剑表示，在EMC测试中发现时钟信号的谐波超标十分严重，请问是不是要对使用到时钟信号的IC的电源引脚做特殊处理，目前只是在电源引脚上连接去耦电容。在PCB设计中还有需要注意哪些方面以抑止电磁辐射呢?对此，李宝龙指出，EMC的三要素为辐射源，传播途径和受害体。传播途径分为空间辐射传播和电缆传导。所以要抑制谐波，首先看看它传播的途径。电源去耦是解决传导方式传播，此外，必要的匹配和屏蔽也是需要的。李宝龙也在回答WHITE网友的问题时指出，滤波是解决EMC通过传导途径辐射的一个好办法，除此之外，还可以从干扰源和受害体方面入手考虑。干扰源方面，试着用示波器检查一下信号上升沿是否太快，存在反射或Overshoot、undershoot或ringing，如果有，可以考虑匹配;另外尽量避免做50%占空比的信号，因为这种信号没有偶次谐波，高频分量更多。受害体方面，可以考虑包地等措施。RF布线是选择过孔还是打弯布线对此，李宝龙指出，分析RF电路的回流路径，与高速数字电路中信号回流不太一样。二者有共同点，都是分布参数电路，都是应用Maxwell方程计算电路的特性。但射频电路是模拟电路，有电路中电压V=V(t)、电流I=I(t)两个变量都需要进行控制，而数字电路只关注信号电压的变化V=V(t)。因此，在RF布线中，除了考虑信号回流外，还需要考虑布线对电流的影响。即打弯布线和过孔对信号电流有没有影响。此外，大多数RF板都是单面或双面PCB，并没有完整的平面层，回流路径分布在信号周围各个地和电源上，仿真时需要使用3D场提取工具分析，这时候打弯布线和过孔的回流需要具体分析;高速数字电路分析一般只处理有完整平面层的多层PCB，使用2D场提取分析，只考虑在相邻平面的信号回流，过孔只作为一个集总参数的R-L-C处理。

如何增加系统的抗电磁干扰能力

增加抗电磁干扰，可以注意以下方面

1、选用频率低的微控制器：

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。

2、减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射

在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。

3、减小信号线间的交叉干扰：

A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。

4、减小来自电源的噪声

电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。

5、注意印刷线板与元器件的高频特性

在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。

6、元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。

7、处理好接地线

印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。

对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。

8、用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。

如何入门电磁兼容

1、可用在PCB走线上串接一个电阻的办法，降低控制信号线上下沿跳变速率。2、尽量为继电器等提供某种形式的阻尼（高频电容、反向二极管等）。3、对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波，同时用串终端电阻的办法，减少信号反射。4、MCU无用端，要通过相应的匹配电阻接电源。或接地或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。5、闲置不用的门电路输入端，不要悬空，而是通过相应的匹配电阻接电源或接地。闲置不用的运放正输入端接地，负输入端接输出端。6、为每个集成电路设一个高频去耦电容，每个电解电容边上都要加一个小的高频旁路电容。7、用大容量的钽电容或聚酯电容而不用电解电容作为电路板上的充放电储能电容。使用管状电容时，外壳要接地。

pcb设计工程师笔试面试一般考什么啊

一般会考电路知识，软件应用知识，安规方面的，生产工艺方面的，EMC方面的，PCB制程能力方面的。

能知道这些就可以所向睥睨了。

PCB设计中如何抑制电磁干扰

PCB板作为单元电路，或整机电路的承载，元器件分布及线路越来越密集。在设计和印制过程中，电磁干扰的抑制和当是要考虑的首要因素。

干扰主要是电磁效应造成的。一般抑制和避免电磁干扰的方法有两种，1合理布线.强弱单元电路的分区布局。尽量减少平行线路的数量产生，双面板交叉通过，单面板可采用跨接飞线。

跨接线路避免成环，防止生成天线效应。时钟线应避免和电源线路平行分布，尽量与底线靠近。对于数据总线走向避开模拟线路，数模线路之间用地线分开。

2去耦电容和电感器件的合理配置，直流供电端用电感转接，隔离去除残存的交流成分。单元电路供电接入端，使用电解电容滤波。集成电路供电端接入小容量陶瓷电容。多个小规模集成电路供电端，用电解电容滤波。

对于一些存储芯片，电源接入端和地线之间接入去耦电容。

关于PCB设计中如何考虑EMC问题？和PCB设计时，对于EMC有哪些需要注意的方面的介绍到此就结束了，不知道你从中找到你需要的信息了吗 ？如果你还想了解更多这方面的信息，记得收藏关注本站。